Yarı iletkenlerde yeni yol haritası: 1nm altı teknoloji için tarih verildi

Yarı iletken dünyasında uzun müddettir tartışılan fizikî sonlar, yeni bir yol haritasıyla tekrar şekilleniyor. Belçika merkezli nanoelektronik araştırma kuruluşu IMEC tarafından paylaşılan yeni projeksiyonlar, 1 nanometrenin altındaki üretim teknolojilerinin 2034 civarında mümkün olabileceğini ortaya koyuyor.

Moore Yasası yavaşladı fakat büsbütün bitmedi

1998 ile 2010 yılları ortasında yarı iletkenlerde mantıksal yoğunluk her yıl yaklaşık yüzde 50 artış gösterirken 2010 sonrasında bu artışın bariz formda yavaşladığı görülüyor. Günümüzde dal, doğrusal bir ölçekleme devrine girmiş durumda. Bu da klasik manada küçülmenin artık eskisi kadar süratli ilerlemediği manasına geliyor.

Buna karşın performans gereksinimi artmaya devam ediyor. Bilhassa yapay zeka ve yüksek performanslı hesaplama (HPC) tahlilleri, daha ağır ve güçlü çiplere olan talebi artırıyor. Bu noktada 2.5D ve 3D paketleme teknolojileri ile chiplet mimarileri, maliyet ve ölçeklenebilirlik açısından kritik rol üstleniyor. Lakin bu tahliller de güç tüketimi, ısı idaresi ve maliyet üzere sınırlamalarla karşı karşıya.

2nm altı süreçler

Yeni yol haritasına nazaran yarı iletken üretiminde bir sonraki kıymetli adım nanosheet tabanlı transistörler olacak. Gate-All-Around (GAA) mimarisine dayanan bu yapı, mevcut FinFET teknolojisinin yerini alıyor. TSMC’nin N2 süreciyle başlayan bu devir, kısa vadede 2nm altı üretim teknolojilerinin yaygınlaşmasını sağlayacak.

TSMC’nin A16, A14, A13, A12 ve Intel’in 14A üzere süreçlerle bu alanda ilerlemesi bekleniyor. Nanosheet tabanlı son süreç teknolojisinin ise 2031 civarında A10 (yaklaşık 1nm sınıfı) olması öngörülüyor

1nm altı için CFET geliyor

1nm altı üretim teknolojileri için en kritik yeniliklerden biri CFET mimarisi olacak. Bu yapı, nanosheet transistörlerin dikey olarak istiflenmesini sağlayarak daha yüksek transistör yoğunluğu ve daha küçük hücre alanı sunuyor.

IMEC’e nazaran birinci CFET tabanlı süreç 2034 yılında ortaya çıkacak ve bu, tıpkı vakitte birinci 1nm altı üretim teknolojisi olacak.

Bunu takip eden süreçler ise şöyle sıralanıyor:

0.7nm (A7) – 2034
0.5nm (A5) – 2036
0.3nm (A3) – 2040

Bu teknolojilerin olgunlaşmasıyla birlikte CMOS devrelerde transistor yoğunluğunun yüzde 80’e kadar artabileceği belirtiliyor.

2 angstrom ve ötesi

Yol haritasının en ileri etabında ise büsbütün yeni materyallere dayanan 2D FET (iki boyutlu transistör) teknolojisi bulunuyor. Bu basamakta, atomik kalınlıktaki malzemeler kullanılarak daha da küçük ve verimli transistörler üretilecek.

Bu teknolojinin birinci olarak 2043 yılında 0.2nm (A2) düzeyinde kullanılması, akabinde 2046 yılında 0.2nm altı (